プリント基板設計 シミュレーション編

サービス内容

シミュレーションを活用して、解析結果を基にした適正な部品配置、配線をご提案します。
試作回数を削減して開発期間短縮及びコストダウンを実現します。

信号パターンの品質確認

電源経路の品質確認

パターン起因のノイズ対策

デバイス及び配線からの
発熱対策
SIMサービス



弊社の強みとは

プリント基板の製造性が良く、実機評価が良いレイアウトを提供するためにレイアウト設計とシミュレーションが知恵を出し合い一体となってプリント基板設計に取り組んでいます。

豊富な解析実績で安心です!(年間約300 件)
※高精細な解析には電磁界解析があります。





SI解析(シグナルインテグリティ)

● プリシミュレーション(配線手法の事前検討)
● ポストシミュレーション(配線後の波形確認、タイミング検証)
● DDRメモリ関連(全信号JEDEC規格準拠確認、)
● 高速差動信号(EYEパターン検証、エンファシス、イコライザ調整)
● TDR検証(VIA、部品PAD部におけるインピーダンスなど)
 

プリシミュレーション

配線手法の事前検討

・多負荷の接続による信号反射の確認・検討改善が可能です。
・ドライバー能力の検討/ダンピング抵抗の定数検討が可能です。


プリシミュレーション


ポストシミュレーション

配線後の波形確認/タイミング検証

・配線が完了したレイアウトの波形確認。
 ドライバー能力やダンピング抵抗などの部品の定数最適化調整。


ポストシミュレーション



DDRメモリ関連のシミュレーション

【解析実績例

● DDR3(L)
● DDR4
● LPDDR4/LPDDR4X
● DDR5
● LPDDR5/LPDDR5X

DDRメモリ関連の解析手法

配線経路検討




●プリシミュレーションでは、配線経路、部品定数、ODT設定などを検証し、最適な基板設計を導き出します。









DDRメモリ関連の解析手法

波形解析(LPDDR4 DQ write)




● ポストシミュレーションでは、 JEDEC規格に準拠しているかを全信号シミュレーターにて検証することが可能です。






JEDEC検証結果例(LPDDR4 DQS/DQ)

JEDEC検証結果例



高速差動信号のシミュレーション

【解析実績例

● PCI Express Gen4
● USB 3.2 Gen2
● SATA Gen3
● HDMI 2.0
● QSFP 28Gbps


基板間解析事例


高速差動信号の解析手法①

【Sパラメータ検証】

● 通過、反射特性の確認:Sパラメーターを検証することで伝送線路の特性を確認し、規格内に収まっているか確認することが可能です。

Sパラメータ検証


高速差動信号の解析手法②

【波形検証】

● EYEパターン検証:IBIS-AMIモデルを使いエンファシス、イコライザの調整して、EYEパターンが規格をクリアするか確認することが可能です。
● 基材検証:一般的なFR-4で信号を通せるのか、リタイマーの追加が必要なのか、
低損失材の採用が必要なのか、そういった疑問に答えを出すことが可能です。


(IBIS-AMIモデル及び電磁界解析を使用した高精度な統計シミュレーション)
IBIS-AMIモデル及び電磁界解析


(イコライザ調整前)
(イコライザ調整後)
EYEパターン検証


高速差動信号の解析手法③

TDR検証

VIAや部品PADに関してTDR解析を行うことで配線形状の最適化して、伝送線路のインピーダンス変化の低減が可能です。


(VIA形状のモデル)
(TDR結果)
TDR検証
TDR結果





PI解析(パワーインテグリティ)

実施内容

● IRドロップ (必要な配線幅、配線総数の検証)
● IRドロップ + 熱解析 (ジュール熱を考慮した電圧降下検証)
● インプットインピーダンス解析 (コンデンサの過不足検証)
● スイッチングレギュレーターノイズ検証


IRドロップのシミュレーション(DC解析)

インターフェースの高速化に伴い電源の低電圧化+大電流化が進んでおります。
その為に配線における電圧降下のマージンは減少の一途です。

● IRドロップシミュレーションによって電圧降下を可視化し、
最適な配線幅、ビア数、配線層数の検討が可能です。

● 電圧降下時に発生するジュール熱を含めワーストケースの電圧降下を
検証することも可能です。


IRドロップ結果例

IRドロップ結果例


インプットインピーダンスのシミュレーション

インプットインピーダンス解析はICが動作した時に安定した電源供給が出来るか検証します。

● インプットインピーダンスを検証することでICに対するパスコンの個数及び種類の最適化が可能です。
● コンデンサ毎のループインダクタンスを検証することで配置、配線が悪いコンデンサを特定することが可能です。

インプットインピーダンス解析結果例

インプットインピーダンス解析結果例


スイッチングレギュレータ ノイズ検証

スイッチングレギュレーターの配線にSPICEモデルを組み合わせることで出力波形、リップル、スパイクノイズなどを確認することが可能です。

● 各ポイントの波形を確認しながら対策部品追加など最適な配置、配線を検証することが可能です。


スイッチングレギュレータ ノイズ検証






EMI抑制設計支援ツール

実施内容

● EMIチェックツールを活用して不要電磁波の発生原因になり得る部品配置や配線、プレーン部分を抽出し、その対策案を示します。これらのチェックツールを活用することでアートワーク設計中に配線に問題が無いかチェックして改善する事が可能です。
● レイアウト設計での事前確認・対策反映を実施します。


プレーン共振解析

放射ノイズ(EMI)の原因の1つである、電源-GNDプレーン間の共振を解析します。

プレーン共振解析要素は下記となります。
  ● 電源プレーン形状
  ● 電源-GNDとの距離
  ● パターン/ヴィア

これら基板の形状に対してノイズ源(励振位置)を設定した場合に
共振の起こりうる箇所を確認することが可能です。

共振の発生が見受けられた場合は、改善が必要な箇所に
以下の対策をご提案させていただきます。

  ● 電源プレーン形状検討
  ● 対策部品の追加

プレーン共振解析


EMIチェック機能

[ 配線系チェック ]
  ● 配線長
  ● ヴィア数
  ● 放射電界
  ● フィルタ
  ● 差動信号
  ● クロストーク
[ リターンパス系チェック ]
  ● GVプレーンまたぎ
  ● リターンパス不連続
  ● 基板端
  ● SGパターン有無
  ● SGパターンヴィア間隔
[ 電源・グランド系チェック ]
  ● プレーン外周
  ● デカップリングキャパシタ
  ● デジアナ干渉
  ● LSIグランド分離
EMIチェック機能


様々なEMC解析を用いた対策

様々なEMC解析






熱解析

実施内容

● 基板の温度分布確認 (プレーン、ピン、ビア、デバイスの温度)
● ジャンクションの温度対策 (ヒートシンク、風量、サーマルパッド)

スイッチングレギュレータのIR Dropと熱解析

● IR Drop解析と熱解析を同時に実施して、電圧降下と発熱のワーストケースを検証することが可能です。
● 電源以外の熱源を追加した解析が可能ですので、熱の分散を確認しながら配置、配線の検討が可能です。
● ヒートシンクのサイズやエアフローの効果確認が可能です。


スイッチングレギュレータのIR Drop







解析手順

新規レイアウト




変更レイアウト(ノイズ)




変更レイアウト(部品変更)








scroll-to-top1